1. Leading time was not decoded properly (there are coarse and fine gains in the...
authorcvetan <cvetan@f7af4fe6-9843-0410-8265-dc069ae4e863>
Thu, 3 Sep 2009 11:46:07 +0000 (11:46 +0000)
committercvetan <cvetan@f7af4fe6-9843-0410-8265-dc069ae4e863>
Thu, 3 Sep 2009 11:46:07 +0000 (11:46 +0000)
commitdb0db0030789e5cd19fa8f665023b49d02116f5a
tree55e926b3e0ab5a95a66d06ff81d26fa39c63771e
parentff35075351f3cb210e59d267c814dba96f772d23
1. Leading time was not decoded properly (there are coarse and fine gains in the HPTDC which I did not not about). 2. HPTDC were written in raw data from 7 to 0 within a ring whereas for everything else it was from 0 to 7.  This was Yannick's mistake  but he did not want to change the programming of his FPGAs so I had to change it in aliroot. 3. All the ADCs in Float_t instead of integers. (Brigitter). Changes in the ESD classes were agreed by Andreas, Rene confirmed that the schema evolution will handle them properly.
14 files changed:
STEER/AliESDVZERO.cxx
STEER/AliESDVZERO.h
STEER/AliESDVZEROfriend.cxx
STEER/AliESDVZEROfriend.h
VZERO/AliVZERO.cxx
VZERO/AliVZEROBuffer.cxx
VZERO/AliVZEROBuffer.h
VZERO/AliVZERODigitizer.cxx
VZERO/AliVZERODigitizer.h
VZERO/AliVZERORawStream.cxx
VZERO/AliVZERORawStream.h
VZERO/AliVZEROReconstructor.cxx
VZERO/AliVZEROdigit.cxx
VZERO/AliVZEROdigit.h