Changed the row numbering in the patches to match the latest technical
authorvestbo <vestbo@f7af4fe6-9843-0410-8265-dc069ae4e863>
Thu, 19 Sep 2002 14:54:00 +0000 (14:54 +0000)
committervestbo <vestbo@f7af4fe6-9843-0410-8265-dc069ae4e863>
Thu, 19 Sep 2002 14:54:00 +0000 (14:54 +0000)
layout as much as possible. The numbers are taken from mapping tables
provided by GSI (Dr.Frankenfeld). The implementation is still not identical
to the actual foreseen layout, as there are some pads (FEC) which are
physically located in the area we have been calling patch 1 which actually
belong to patch 0. But this is only concerns 1 or 2 FECs as far as I could
see from the tables.

HLT/src/AliL3Transform.cxx

index c59f4bf0ec542d5a69331cc7731abb2caadfb3a0..884f65375c2c7fde1646e37187e6a0653a597123 100644 (file)
@@ -62,8 +62,8 @@
 ClassImp(AliL3Transform)
 
 // Defined by HLT group
-Int_t AliL3Transform::fRows[6][2] = {{0,31},{32,62},{63,86},{87,110},{111,134},{135,158}}; //Defined by us
-Int_t AliL3Transform::fNRows[6] = {32,31,24,24,24,24}; //Defined by us
+Int_t AliL3Transform::fRows[6][2] = {{0,29},{30,62},{63,90},{91,116},{117,139},{140,158}}; //Defined by us and GSI
+Int_t AliL3Transform::fNRows[6] = {30,33,28,26,23,19}; //Defined by us and GSI
 Double_t AliL3Transform::fAnodeWireSpacing = 0.25; //Taken from the TDR
 
 // The following definition is generated by Make_Init macro in exa